• All is Digital Ecole Isen
  • Microélectronique, Microfluidique et Nanoélectronique

    La microélectronique à l’ISEN Lille

    L’activité du groupe Microélectronique Silicium de l’ISEN Lille couvre deux champs complémentaires de recherche centrés sur:

    • Les technologies non conventionnelles d’intégration pour le développement de technologies CMOS avancées, l’électronique flexible haute performance et la conversion d’énergie thermoélectrique
    • La conception de circuits intégrés RF et millimétriques pour les télécommunications

    Deux lignes de recherche sont poursuivies dans le domaine des technologies non conventionnelles de micro et nanofabrication.

    • Suivant une philosophie More-Moore, la première ligne se concentre sur le développement d’architectures innovantes de transistors MOS en avance de phase par rapport aux technologies ayant atteint la maturité industrielle. En particulier, le groupe a développé une expertise reconnue pour le développement de transistors à source/drain métalliques ou dipolaires dont l’intégration sera nécessaire pour les futurs nœuds technologiques 14nm et en deçà.
    • La seconde ligne de recherche s’inscrit dans une logique More-than-Moore consistant à enrichir le cœur des technologies CMOS avec des fonctionnalités étendues. Une excellente illustration de cette approche est par exemple le développement de capteurs de gaz organophosphorés, tel le sarin, utilisant une structure de transistor à base de nanofils de silicium. Plus récemment, deux activités phares ont pris un essor considérable.

    La première consiste à enrichir les technologies actuelles de la nanoélectronique avec des propriétés augmentées de flexibilité mécanique. Ce thème Electronique Flexible dont la marque distinctive est d’opérer à très hautes fréquences constitue un volet important du programme de recherche adossé au projet Equipex LEAF que nous coordonnons (http://leaf-equipex.iemn.univ-lille1.fr/). La seconde activité phare se concentre sur le développement de technologies innovantes de récupération d’énergie thermique et de conversion en énergie électrique (thermoélectricité). Des techniques en rupture telles l’ingénierie phononique et l’émission thermoélectronique sont ainsi développées dans le cadre du projet ERC UPTEG.

    L’activité de recherche en conception de circuits intégrés est centrée sur l’étude, la conception et la démonstration d’architectures innovantes de systèmes de communications radiofréquences (RF) et millimétriques (mmW). La philosophie de la recherche menée est de tirer partie des technologies CMOS avancées (des nœuds 90nm jusqu’au 28nm) afin de proposer des avancées significatives aux niveaux des systèmes, des sous-blocs ou au niveau transistor. Dans ces technologies, les fonctions numériques sont quasiment gratuites (en termes de d’énergie consommée, de taille de silicium et de densité d’intégration) comparées aux fonctions analogiques. Nous essayons donc d’intégrer un maximum de fonctionnalités numériques dans les transmetteurs et récepteurs, soit en corrigeant les défauts des blocs analogiques, soit en remplaçant ceux-ci. Les challenges et objectifs pour les systèmes de communications de demain concernent la consommation d’énergie (afin d’offrir des durées de vie sur batterie plus longues), la configurabilité (afin d’être capables de s’adapter à différents standards et besoins), les débits de données échangées toujours croissants et l’intégration des systèmes (dans l’optique d’offrir des objets mobiles toujours plus surprenants). Les moyens mis en œuvre comprennent tous les aspects de l’étude de principe à la mesure de prototypes, en passant par la conception. Les thèmes de recherche principaux comprennent donc les transmetteurs RF numériques agiles ainsi que les récepteurs mmW haut débit basse consommation.

    Le groupe Microélectronique Silicium de Lille est intégré à l’Institut d’Electronique, de Microélectronique et de Nanotechnologie – IEMN UMR CNRS 8520, dont il constitue un groupe de recherche à part entière.

    Pour en savoir plus, suivre le lien microelecsi.iemn.univ-lille1.fr

    La RFID à l’ISEN Toulon

    L’activité RFID (Radio Frequency IDentification) de l’ISEN Toulon s’appuie sur les membres des équipes RFID capteurs et conception de l’IM2NP (UMR CNRS 7334) mais également du LEST (UMR CNRS 6123). La chaine de valeurs de l’activité RFID de l’ISEN Toulon s’étend de la définition des spécificités de l’objet sans contact (depuis la détermination des cas d’usages aux caractéristiques techniques), jusqu’à la validation du produit au regard des normes en vigueur.

    Des activités Traitement du Signal étaient centrées autour de l’aide à la conception de systèmes électroniques en relation étroite avec ST-Microelectronics. Dans ce cadre, différents travaux ont été réalisés sur des systèmes de communications RF, low cost/low power et sur la sécurisation de cartes à puce sans contact.

    Depuis 2005, les activités Traitement du Signal se sont recentrées, d’une part, sur des thématiques propres à l’acoustique sous-marine et, d’autre part, sur le domaine biomédical.

    Concernant l’acoustique sous-marine, des études ont été et sont réalisées en partenariat avec des entités nationales et internationales (DGA/GESMA, DCNS, Ifremer, Mines-Telecom Bretagne, Université de Tokyo, Université de Floride …) et concernent les imageurs SAS (Sonar à Synthèse d’Ouverture – guerre des mines), le positionnement acoustique d’engins sous-marins, les communications sous-marines, la détection et la classification en écoute passive… Concernant le domaine biomédical, les travaux portent sur l’analyse des électrocardiogrammes (ECG) avec pour interlocuteur le Service de Santé des Armées et pour finalité l’étude et la compréhension des phases de sommeil. Par ailleurs, la thématique Traitement du Signal s’illustre et s’est illustrée dans des projets nationaux ou européens où il s’agissait de détecter en temps-réel des évènements tsunamiques sur des mesures de capteurs de pression.

    L’activité de conception de circuit est principalement centrée sur les circuits sécuritaires basses fréquences, basse consommation appliquées aux applications Smartcards et Biomédicales. Cette activité aborde le comportement de la consommation bas niveau (transistor, composant de base de nos circuits) jusqu’à haut niveau versus le système, le produit. Si l’on descend au niveau transistor, cela nécessite l’étude du composant, du modèle associé et surtout de l’extraction de la consommation en fonction des différents modes de fonctionnement. Les différents modèles que ce soit ACM, EKV, BSIM, Feuille de charge ont été pris en compte en fonction de l’application et des contraintes associées. La modélisation standard de type BSIM est bien intégrée dans nos outils de simulation usuels par contre l’utilisation de modes tels que la faible et moyenne inversion nécessite la mise en place d’un outil d’aide à la conception, introduit dans la littérature sous le nom SDM basé sur le modèle EKV. La réduction de consommation associée à la baisse de tension d’alimentation nécessite également l’introduction de nouvelles architectures au niveau analogique, partie gourmande en consommation statique. Enfin, d’un point de vue système ou produit, l’approche se situe plus en termes de ‘Power Management’ via l’optimisation en rendements des régulateurs de tension et de puissance. Les solutions apportées seront de type ULP (Ultra-Low Power) alors que pour des solutions en mode Run, la consommation sera noyée dans la consommation du produit. Toutefois, notre point d’entrée sera au niveau du ou des régulateurs placés en entrée de carte, via les SDC, LDO, AVS, DVFS, DVTS, oscillateurs chaotiques…

    La microélectronique : un gage de fiabilité

    L’étude de la Fiabilité des technologies CMOS a débuté en 1994 à l’aide de projets européens (JESSI AE82) avec STMicroelectronics et BULL S.A., prolongé par le projet JUPITER. Le thème de recherche est l’optimisation des filières digitales qui suivent la loi de Moore en passant des nœuds 0.5µm (5V) à 20nm (1V). Le laboratoire a développé des analyses électriques des performances et de la fiabilité des technologies digitales qui maintenant sont composées de grille métallique et oxyde à haute constante diélectrique (High-K).

    Malgré la réduction des tensions d’alimentations avec les lois d’échelles, les dispositifs et circuits subissent des phénomènes d’usures et de vieillissements liés à la génération de défauts ponctuels dans les structures des transistors et cellules. Les principaux modes de défaillance sont analysés à l’ISEN-Toulon à l’aide des dégradations par porteurs chauds, en tensions à haute température, le claquage franc et doux dans les diélectriques minces et ultra-minces (SiO2, SiON, HfSiON de 15nm à 1.2nm), les courants de fuites pour les applications mémoires. Plusieurs collaborations ont été développées comme la fiabilité des diélectriques (RMNT ULTIMOX) avec le CEA-LETI, l’optimisation des nitrurations plasma de grille avec le CNET, une approche « bottom-up » basée sur des modèles prédictifs (DC-AC) et des techniques de mesures rapides (ST Crolles) en incorporant les critères de fiabilité des matériaux aux dispositifs, puis des cellules aux circuits. Ce thème a été étendu aux dispositifs moyenne puissance LDMOS 20V (ST Crolles) et aux décharges électro-statiques ESD, (INFINEON Munich) ainsi qu’aux effets des irradiations sévères (g ) sur composants et processeurs pour la RFID avec le CEA-List et le CEA-LETI (NEXSAFE).

    L’ISEN-Toulon participe depuis fin 2014 à un laboratoire commun entre ST Crolles, l’Université d’Aix Marseille et le CNRS, intitulé le « Radiation Effects & Electrical reliability Joint Laboratory » (RE2R) pour la partie Fiabilité électrique. L’ISEN-Toulon participe dans un projet européen RESIST (Catrène, 3 ans) comprenant 10 grands industriels et 12 académiques, pour la mise au point de circuits auto-adaptatifs pour le monitoring des performances des profils de mission sur la dégradation des blocs digitaux et d’entrée-sortie sensibles. Le but est de concevoir de nouveaux circuits intégrés « résilient », i.e. qui gèrent les défaillances extrinsèques (liées aux contraintes d’utilisation et environnementale) et intrinsèques (liées à la variabilité des technologies CMOS FDSOI nanométriques) à plus faible coût, pour des applications à hauts niveaux d’exigences de sureté (automobile, avionique, aérospatial et santé). Sur le même sujet, l’ISEN-Toulon participe depuis 2014 au projet nano 2017 pour effectuer des tests sur wafers et en temps réel sur des circuits FDSOI 28nm à base de de multi-cœurs de ST Crolles, embarquant la première génération de circuits résilients pour les applications haute performance.